芯片退耦或旁路電容的PCB設(shè)計(jì)要點(diǎn)

芯片退耦或旁路電容的PCB設(shè)計(jì)要點(diǎn)

圖16：退耦電容或者旁路電容引起共阻抗耦合

供電電源引腳通常在原理圖設(shè)計(jì)階段會(huì)放置兩顆電容，甚至更多。PCB Layout設(shè)計(jì)時(shí)應(yīng)將高頻電容靠近芯片引腳放置，大容量電容或者電解電容則可以距離芯片供電電源引腳稍遠(yuǎn)，主要是高頻布線寄生電感的影響。當(dāng)多個(gè)電源引腳遠(yuǎn)離濾波電容較遠(yuǎn)時(shí)，不同引腳會(huì)因?yàn)楣灿靡欢蜳CB布線而形成共阻抗耦合，如上圖所示。

單點(diǎn)匯流解決共阻抗耦合：

圖17：不同電源引腳共用濾波電容時(shí)單點(diǎn)匯流解決共阻抗耦合

低成本設(shè)計(jì)時(shí)，芯片相同電壓的供電電源引腳共用濾波電容時(shí)，每個(gè)電源應(yīng)單點(diǎn)布線在濾波電容處回合，避免共阻抗耦合，如上圖所示。

2.6.2、不同供電電源引腳單獨(dú)退耦解決共阻抗耦合：

圖18：不同電源引腳單獨(dú)退耦解決共阻抗耦合

芯片不同供電電源引腳使用單獨(dú)的高頻電容進(jìn)行高頻退耦，而低頻退耦或者濾波則可以共用濾波電容，這是因?yàn)榈皖l寄生電感的影響可以忽略不計(jì)。

2.6.3、不同供電電源引腳單獨(dú)退耦+磁珠隔離解決共阻抗耦合：   

受限于芯片內(nèi)部供電電源引腳內(nèi)阻的影響，有時(shí)候高頻的退耦和旁路效果不理想時(shí)，則可以采用不同電源引腳單獨(dú)退耦并增加磁珠進(jìn)行高頻衰減隔離的對(duì)策來(lái)解決共阻抗耦合的問題。